仕様未記載が多い最下層以外のキャッシュメモリー容量

CPU の仕様には、キャッシュメモリー容量が記載されていますが、全階層のキャッシュメモリー容量が記載されておらず、最下層のキャッシュメモリーの容量のみ記載されているのが多い事に気づきます。

例えば、キャッシュメモリーが3階層構造であれば、最下層の3次キャッシュ（L3 キャッシュ）の容量は記載されていますが、1次キャッシュ（L1 キャッシュ）や2次キャッシュ（L2 キャッシュ）の容量は記載されていない事が多いです。

最下層以外のキャッシュメモリー容量が記載されていない理由は、恐らく最下層のキャッシュメモリー容量が重要であり、他の階層のキャッシュメモリー容量は重要ではないからと考えられます。この考えについて、以下で詳しく見ていきます。

CPU のキャッシュメモリーが多階層構造となる場合、上の階層のキャッシュメモリー容量は同じです。

例えば、2008年から発売開始となった Nehalem マイクロアーキテクチャの CPU は、キャッシュメモリーは3階層構造となっており、1次キャッシュ容量は1コアあたり 64KB、2次キャッシュ容量は1コアあたり 256KB と統一されており、3次キャッシュ容量は CPU 製品によって異なります。

CPU 製品によってコア数が異なりますので、CPU 全体として見れば CPU 製品によって1次キャッシュ容量も2次キャッシュ容量も異なりますが、コア数の違いが重要であって、1次キャッシュ容量と2次キャッシュ容量の違いは重要ではありません。

また、コア数が異なるなら3次キャッシュ容量も重要ではありません。コア数が異なる CPU 製品同士で比較するなら、コア数の違いが性能差に大きく影響するため、キャッシュメモリー容量差で性能差を比較するのは、無理があるからです。

コア数が同じ CPU 製品同士で比較すると、1次キャッシュ容量や2次キャッシュ容量は同じですが、3次キャッシュ容量に差が見られる場合があります。この場合は、キャッシュメモリー容量だけでなく、クロック周波数等も考慮して比較する必要がありますが、キャッシュメモリー容量差の重要性は高くなります。

厳密に言えば、CPU は上の階層のキャッシュメモリー容量は、同じではありません。

例えば、違うマイクロアーキテクチャの CPU で比較すると、上の階層のキャッシュメモリー容量が異なる場合があります。しかし、この場合では、CPU 設計であるマイクロアーキテクチャが異なる、つまり根本的に仕様が異なりますので、キャッシュメモリー容量に限らずコア数やクロック周波数等の違いで比較するのは、無理があります。

まとめると、最下層以外のキャッシュメモリー容量に注目して比較する必要が出てくる事は、まずありません。技術的な視点で比較するなら必要になりますが、性能差で比較するなら、まず必要にはなりません。最下層のキャッシュメモリー容量に関しては、比較の際に必要になる場合があります。

そのため、CPU の仕様には、比較の際に重要になってくる最下層のキャッシュメモリー容量のみ記載されている事が多いと考えられます。